El dispositivo 74HC573 contiene 8 latches transparentes tipo D. Diseñados para trabajar desde 2V hasta 6V. Cuando la entrada de habilitación de bloqueo (LE) es alta, las salidas Q siguen las entradas de datos (D).

Cuando la entrada de habilitación de bloqueo (LE) es alta, las salidas Q siguen las entradas de datos (D). Cuando LE es baja, las salidas Q se bloquean en los niveles lógicos de las entradas D.

Se puede utilizar una entrada de habilitación de salida protegida (OE)' para colocar las ocho salidas en un estado lógico normal (alto o bajo) o en el estado de alta impedancia. En el estado de alta impedancia, las salidas no cargan ni excitan las líneas de bus de forma significativa. El estado de alta impedancia y el accionamiento incrementado proporcionan la capacidad de conducir líneas de bus sin c

omponentes de interfaz o pullup.

OE' no afecta las operaciones internas de los laches. Los datos antiguos se pueden conservar o se pueden introducir nuevos datos mientras las salidas están en el estado de alta impedancia.

Para asegurar el estado de alta impedancia durante el encendido o apagado, OE' debe estar atado a VCC a través de una resistencia pullup.

CARACTERISTICAS:
Rango amplio de operación: 2V a 6V
Salidas de 3 estados directamente en las líneas de bus de accionamiento
El conductor del bus emite hasta 15 cargas LS-TTL
Reducción significativa de potencia comparada con los circuitos lógicos LS-TTL
Retrasos de Propagación Balanceados y Tiempos de Transición
Amplio rango de temperatura de operación: -55ºC a 125ºC
Encapsulado: SOIC-20