es un transceptor de bus octal diseñado para comunicación bidireccional asincrónica entre buses de datos. La implementación de la función de control minimiza los requisitos de temporización externos. El dispositivo permite la transmisión de datos desde el bus A al bus B o desde el bus B al bus A, dependiendo del nivel lógico en la entrada de control de dirección (DIR). La entrada de habilitación de salida (OE) puede inhabilitar el dispositivo para que los buses estén efectivamente aislados.

Las salidas de 3 estados controlan las líneas de bus directamente
Las entradas PNP reducen la carga de CC en las líneas de autobús
La histéresis en las entradas del bus mejora los márgenes de ruido
Demora típica de propagación multiplicada por puerto a puerto, 8ns
Aplicaciones: Instrumentación y medida, comunicaciones y red
Especificaciones
Familia: LS
Tipo de lógica del dispositivo: Transmisor, no Invertido
Tensión de alimentación mínima: 4.75 V
Tensión de alimentación máxima: 5.25 V
Temperatura de funcionamiento mínima: 0°C
Temperatura de funcionamiento máxima: 70°C
Encapsulado: DIP
20 pines